Pieter Edelman
20 April 2010

FPGA-maker Altera heeft zijn eerste 28-nanometerproducten aangekondigd: de Stratix V-familie met tot 1,6 Tbit/s aan seriële switching-capaciteit. De FPGA‘s worden gemaakt bij TSMC. Anders dan concurrent Xilinx verkiest Altera prestaties boven energiebesparing bij de productie, in ieder geval voor de Stratixen, Altera‘s lijn van high-end FPGA‘s. ’Bij communicatie-infrastructuur is er niks batterijgevoed, alles is ingeplugd‘, licht Luanne Schirrmeister van Altera deze keuze toe in EE Times. Volgens het bedrijf biedt het hoge-prestatieproces bij Altera een boost van zo‘n 35 procent.

Altera verwacht de Stratix V-chips begin volgend jaar te kunnen verschepen. Zijn ontwerpsoftware Quartus II zal ergens dit kwartaal ondersteuning krijgen voor de nieuwe FPGA‘s. De familie is opgedeeld in vier lijnen. De GT-serie richt zich op 100G-systemen met geïntegreerde 28 Gbit/s zendontvangers. De GX-lijn is uitgerust met 600 Mbit/s tot 12,5 Gbit/s zendontvangers. Voor DSP-achtige toepassingen is er de GS-serie. De E-lijn ten slotte is vooral geschikt voor Asic-prototypen, emulatie en high-performance computing.

De stap naar een nieuwe generatie behelst echter meer dan een krimpslag in de fab. In de Stratix V-serie introduceert Altera een DSP-blok met variabele precisie, waardoor hoge efficiëntie te bereiken is met meerdere DSP-datapaden. Ook is de nieuwe adaptive logic module-architectuur (ALM) opgenomen, waardoor tot 800 duizend additionele registers beschikbaar komen. Deze ALM-architectuur is vooral geschikt voor ontwerpen met veel registers en diepe pijplijnen. Daarnaast zijn de Stratixen voorzien van een verbeterde embedded geheugenstructuur.

Waar Altera ook op inzet, is partiële herconfiguratie, al lang een wens in de FGPA-industrie. Met de architectuur en tools is het mogelijk om delen van een werkende FPGA te herconfigureren terwijl andere delen door blijven draaien. Dat maakt het mogelijk om de chip in tijd te multiplexen: niet alle programmatuur hoeft altijd geladen te zijn, waardoor een kleinere FPGA afdoende is.

Over de mid-end Arria- en low-end Cyclone-lijnen heeft Altera nog niks gezegd.