Paul van Gerven
27 February 2008

Op de SPIE Advanced Lithography-conferentie in San José hebben AMD en IBM gezamenlijk een chip getoond waarvan één laag met EUV is gemaakt. Het gaat om de laag waarin de metalen connecties zijn geïntegreerd. Het is voor het eerst dat EUV succesvol over het hele chipoppervlak van 22 bij 33 millimeter wordt toegepast. Voorheen lukte het alleen om kleinere stukjes te doen.

Het EUV-werk werd gedaan met ASML’s alfatool, die staat bij het College of Nanoscale Science and Engineering (CNSE) in Albany. De 45-nanometerchip zag het levenslicht in AMD’s fab te Dresden. Daar werd hij grotendeels in elkaar gezet met ‘standaard’ 193-nanometerimmersielithografie, om vervolgens naar Albany te reizen. Na EUV-lithografie van de kritieke interconnectlaag werd hij elektrisch getest bij AMD dat geen afwijkingen constateerde.

Volgens AMD vormt het werk de eerste stap in de richting van implementatie van EUV. De chipmaker zegt dat het nu zaak is te gaan testen hoe EUV zich houdt bij het aanbrengen van andere kritieke lagen.