Pieter Edelman
23 August 2010

Na jarenlang in het geheim te hebben gesleuteld, kropen de afgelopen maanden twee FPGA-start-ups in het zicht van de radar: NuPGA en Tier Logic. De overeenkomst tussen de twee – naast hun Amerikaanse roots – is dat ze de gevestigde orde willen aanvallen met een architectuur die de derde dimensie uitbuit.

FPGA‘s programmeren de verbinding tussen logische cellen op de chip doorgaans via een switchgebaseerd netwerk. Daarmee is in principe elke willekeurige schakeling te maken, maar dit netwerk gaat wel ten koste van het transistorbudget en introduceert een flinke overhead. Dat stelt de FPGA nog steeds op achterstand in prestaties en energiegebruik ten opzichte van de Asic. Zowel NuPGA als Tier Logic heeft een methode ontwikkeld om dat te veranderen. Beide Amerikaanse starters zoeken het daarbij in de derde dimensie.

Over 3D in chiptechnologie wordt natuurlijk al langer gesproken. Het idee is om verschillende dies op elkaar te stapelen en deze via through-silicon vias (TSV‘s) met elkaar te verbinden, geboorde gaatjes door beide chiplagen die opgevuld worden met een geleidend materiaal. Door deze directe lijntjes krijgen ontwerpers een extra dimensie om componenten bij elkaar te clusteren en kunnen op hetzelfde oppervlak veel meer transistoren terechtkomen.

Gebrand blijft gebrand

De 3D van de start-ups heeft hier weinig mee te maken. NuPGA zit nog het dichtst bij deze aanpak. De truc van het bedrijf zit in het gebruik van antifuse-technologie voor het configureren van de verbindingen. Deze ’omgekeerde stoppen‘ zijn isolerend, maar kunnen geleidend worden gemaakt door er een hoog voltage doorheen te jagen. Het voordeel is dat antifuses een veel kleiner oppervlak in beslag nemen dan het gebruikelijke SRam-geheugen. NuPGA spreekt over afmetingen van 0,04 µm2 per schakeling, tegen minimaal 0,5 µm2 voor SRam. Ook is een enkel draadje sneller en zuiniger dan een schakeling met meerdere transistoren.

Tier_Logic
Tier Logic legt een extra TFT-laagje boven op een conventionele CMos-chip. Daardoor kan het de configuratielogica uit de FPGA tillen en hogere dichtheden halen dan met een conventionele FPGA gebruikelijk is.

Dit is op zich niet revolutionair. Actel gebruikt bijvoorbeeld antifuse-technologie voor zijn stralingsbestendige FGPA‘s. Waar NuPGA het verschil wil maken, is met de manier waarop ze worden geprogrammeerd. De grotere dichtheid van antifuse wordt doorgaans tenietgedaan door de relatief grote hoogvoltagetransistoren die nodig zijn voor het programmeren ervan. Dat is waar NuPGA de derde dimensie opzoekt. Het proces van het bedrijf maakt eerst de hoogvoltagetransistoren op een wafer om er vervolgens een laagje oxide op aan te brengen. Dan wordt een andere wafer met een oxidelaagje omgekeerd erop neergelegd, waarna de oxidelagen met elkaar worden gefuseerd. In deze wafer komt de daadwerkelijke FPGA met alle antifuses, terwijl de programmeerlogica in een andere laag zit. Het gevolg is dat alles dat runtime wordt gebruikt met hoge dichtheid kan worden gemaakt.

 advertorial 

System engineering @ ASML, practices and challenges

During the first online session of the System Architecting Conference, on 25 January, Frank de Lange and Tom Castenmiller (ASML) will address the role of systems engineering and discuss the essences of the roadmapping process, the holistic system design and the product generation process. Register now for free.

Een nadeel van antifuses is wel weer dat ze niet herprogrammeerbaar zijn. Eenmaal gebrand blijft gebrand. Ook hierop heeft NuPGA een antwoord. Ten eerste is voor veel toepassingen herprogrammeerbaarheid niet echt nodig: ontwerp wordt met simulatietools gedaan en na productie worden de devices meestal toch niet meer geherprogrammeerd. Het bedrijf heeft echter ook een antifuse gepatenteerd van grafiet die wel weer te veranderen is met een ander voltage. Voorlopig brengt het deze technologie niet in stelling.

Runtime herconfiguratie

Het idee van Tier Logic staat verder van de ’conventionele‘ 3D-chips af. Het bedrijf gebruikt een proces van Toshiba om een laagje dunnefilmtransistoren (TFT) in amorf silicon op een bijna afgefabriceerd IC te leggen. Het bouwt daarmee alle Ram-cellen die nodig zijn om de interconnect te programmeren. Het voordeel is dat er daardoor in de FPGA zelf geen ruimte verspild hoeft te worden aan deze transistoren, waardoor daar hogere dichtheden kunnen worden behaald – met hogere prestaties tot gevolg.

Dit ontwerp heeft nog een extra voordeel. De TFT-laag kan zonder enige wijziging in de andere lagen worden vervangen door een laag met metalen verbindingen. Gebruikers kunnen de Tier Logic-FPGA‘s dus gebruiken voor hun ontwerp en vervolgens door het ontwerpen van een enkele metallisatielaag Asics produceren, vergelijkbaar met wat Altera doet met zijn Hardcopy-technologie. De transistoren in de TFT-laag hebben geen invloed op de timing, terwijl het vervangen van de die laag leidt tot goedkopere devices die volledig pincompatibel zijn met de herprogrammeerbare versies. Het bedrijf claimt een besparing van 75 dollarcent en een levertijd van vier weken.

De markt voor FPGA‘s is momenteel afgedekt door Xilinx en Altera en in mindere mate Actel. Of de derde dimensie daadwerkelijk een geduchte concurrent van de bestaande FPGA-spelers kan vormen, valt natuurlijk te bezien. Mocht de technologie aanslaan, dan zullen de grote spelers die ongetwijfeld ook gaan toepassen.

Er zijn nog meer trends waar te nemen, zoals het combineren van ingebakken bouwblokken en runtime herconfiguratie. Een andere Amerikaanse FPGA-start-up, Tabula, richt zich zelfs volledig op deze laatste stap. Het bedrijf sleutelt aan FPGA‘s die op hoge snelheid de configuratie kunnen veranderen en daardoor schijnbaar meerdere applicaties tegelijk kunnen draaien, een beetje zoals een processor multitaskt (Tabula spreekt ook over 3D-FPGA‘s, met tijd als derde dimensie). Een diversificatie van het FPGA-speelveld lijkt dus meer voor de hand te liggen.