Alexander Pil
19 March 2010

Centre Suisse d‘Electronique et de Microtechnique (CSEM) heeft een familie van ultrazuinige 16/32 bit Risc-processorkernen ontwikkeld. De Icyflex-reeks biedt een flexibele architectuur waarmee verschillende combinaties van controle- en DSP-functionaliteit mogelijk zijn. Op dit moment zijn er drie varianten beschikbaar. De Icyflex1 is bedoeld voor een mix van controle- en DSP-toepassingen zoals draadloze sensornetwerken die lokale signaalverwerking vragen. De kleinere Icyflex2 verbruikt slechts 6 microwatt per MHz in 65 nm LP CMos. De Icyflex4 ten slotte heeft een schaalbare architectuur geschikt voor controle en veel parallellisme voor rekenintensieve DSP-applicaties zoals audio- en beeldverwerking.

De drie processoren zijn beschikbaar als VHDL-softblokken met verschillende parameters zoals busbreedte, stackgrootte en optionele blokken. Zo is alleen het gedeelte geïntegreerd dat nuttig is voor de applicatie. Gebruikers kunnen de processoren runtime configureren om nieuwe adresseermodi of nieuwe instructies toe te voegen en zo het aantal cycli voor individuele algoritmes te beperken.

De Icyflex-chips zijn uitgerust met een JTag-debuginterface. Het ontwikkelgereedschap is gebaseerd op de Gnu-toolsuite met een plug-in voor de Eclipse-IDE. CSEM levert de processoren als IP-kern onder licentie of als onderdeel van een energiezuinig systeemchipdesign.