Paul van Gerven
4 december

Op de IEEE International Electron Devices Meeting (IEDM) deze week in San Francisco geeft Imec zoals gebruikelijk een inkijkje in de chiptechnologie van de toekomst. Grote blikvanger is een 3d-chip bestaande uit twee lagen van behoorlijk geavanceerde transistoren, namelijk 45-nanometer-finfets. De 3d-chip wordt laagsgewijs opgebouwd, waarbij een krap temperatuurbudget geldt tijdens de aanleg van de toplaag. Te hoge temperaturen tasten de onderste laag aan, te lage resulteren in een ondermaats presterende toplaag. Imec heeft een goede middenweg gevonden en zet zo de deur open naar 3d-technologie als optie voor chipverdichting.

Imec dokterde een recept uit om transistoren laag na laag op een wafer te leggen.

Imec werkt uiteraard ook nog steeds aan ‘ouderwetse’ schaling in twee dimensies, waarbij de stroomkanalen steeds strakker moeten worden afgekneld om lekstromen te voorkomen. Vorig jaar presenteerde Imec al de eerste functionele transistoren waarin de gate het stroomkanaal volledig omgeeft (zogenaamde **gate-all-around*-transistoren), dit jaar beschrijft het instituut verbetering van de procestechnologie, de structuur van de schakelaar en hun betrouwbaarheid. Samsung heeft al aangegeven 3-nanometerchips te gaan maken met transistoren op basis van een GAA-variant.

Nog wat verder in de toekomst liggen grafeenachtige 2d-materialen, die prima als stroomkanaal zouden kunnen dienen omdat elektronen zich er bijzonder makkelijk doorheen bewegen. Imec slaagde er niet alleen in om het 2d-materiaal wolfraamsulfide met monolaagprecisie op te dampen op 300 millimeter wafers, maar ook om die 0,7 nanometer dikke laag over te brengen naar een andere wafer.

Ten slotte kwam er uit Leuven nieuws over spintronica: Imecs onderzoek naar ‘democratische’ gates leverde de eerste en geverifieerde werkende sub-micron-devices op. Deze circuits werken niet met de bekende nand-gates, maar met gates die hun output baseren op welke input in de meerderheid is.