Alexander Pil
24 October 2005

Imec-researchers zien veel in een meerlaags substraat als isolatielaag in toekomstige CMOS-processen. De Leuvenaren stelden op hun Annual Research Review Meeting (ARRM) een metaalsandwich voor van een laag galliumarsenide op een germaniumfilm op een siliciumsubstraat. Deze structuur moet dienen als gatediëlektricum in chipprocessen met details van 45 nanometer en kleiner. Imec heeft bemoedigende resultaten geboekt met de lagensamenstelling.

Wereldwijd zijn wetenschappers hard op zoek naar een materiaal dat geschikt is als diëlektricum voor de volgende CMOS-generaties. Op de International Technology Roadmap for Semiconductors (ITRS) staat dat die er moet komen tot aan de 22 nm-processen. Een goede kandidaat is echter nog niet gevonden. Hafniumgebaseerde materialen met een hoge k-waarde komen het meest in de buurt, maar leveren nog veel problemen op. Siliciumoxide dat nu wordt gebruikt en goed past bij het standaard productieproces, is op lange termijn geen optie.