Rudy_Lauwereins_01

Rudy Lauwereins is vicepresident Nomadic Embedded Systems bij Imec.

15 February 2008

Precies zestig jaar na de uitvinding van de transistor komen de eerste 45 nm-versies op de markt. Door een combinatie van nieuwe materialen in de gatestack (zoals hoge-k-diëlektrica en metal gates in Intels 45 nm-transistor) of door meer geavanceerde tools en processen kunnen we minuscule, hoogperformante transistoren ontwikkelen. Hiermee is de continuïteit van de wet van Moore weer verder verzekerd.

Onderzoekers bereiden ondertussen koortsachtig de komst voor van de 32 nm- en 22 nm-generaties. Maar naarmate we het technologiepad verder afdalen, zullen nieuwe materialen, processen en toestellen alleen niet meer volstaan. Variabiliteit in afmetingen en betrouwbaarheid van transistoren zullen een toenemende rol spelen. Ik verwacht dat zij de hele waardeketen van de halfgeleiderindustrie – van ontwerp tot technologie – grondig overhoop zullen gooien.

Neem nu de 22 nm-technologiegeneratie. Een transistor van die familie zal een fysische poortlengte hebben van amper 9 nm, goed voor een gebiedje van slechts 30 bij 30 bij 30 atomen. Beeld je eens in dat je in zo‘n domein begint te doteren: de ene transistor zal er al gauw een aantal doteringsatomen meer of minder hebben dan zijn buurman. In de haast macroscopische 90 nm-wereld lag niemand hiervan wakker. Maar in het 22 nm-domein, waar je atomen individueel begint te ’zien‘, kunnen twee naburige transistoren plots een meetbaar verschillende geleidbaarheid vertonen. Hetzelfde voor oxidelagen die nu maar een paar atomen dik zijn. Een variatie van één atoom kan het verschil maken tussen een isolerend of een lek oxide.

We moeten in de toekomst dus rekening houden met de invloed van atomaire onzekerheid in afmetingen en in doteringsgraad. Eens de transistoren zijn gemaakt, kunnen procestechnologen ons die statistische variaties geven. Maar waar wij, ontwerpers, van wakker liggen, is wat die variatie betekent voor ons circuit. Hoe gaat die variatie de klokfrequentie, het vermogen en de levensduur van mijn circuit beïnvloeden?

 advertorial 

The waves of Agile

Derk-Jan de Grood has created a rich source of knowledge for Agile coaches and leaders. With practical tips to create a learning organization that delivers quality solutions with business value. Order The waves of Agile here.

Op dit front is er alvast goed nieuws. Onze huidige variabiliteitsbewuste ontwerpmodellen laten ons toe om in een bottom-upstroom de variabiliteit op technologieparameters door alle niveaus te laten doorsijpelen naar systeemniveau. Door middel van gewogen Monte Carlo-simulaties kunnen we de invloed van variabiliteit op typische systeemparameters zoals chipopbrengst, oppervlakte, snelheid en energieverbruik in kaart brengen. Diezelfde modellen laten ook toe om wat-als-analyses te doen. Bijvoorbeeld, wat gebeurt er met mijn chipopbrengst als ik de klokfrequentie zou opdrijven?

Bijzonder leerrijk, maar voor volgende technologiegeneraties is meer nodig dan alleen ’weten‘. Diezelfde modellen laten immers ook zien dat in de toekomst het klassieke worst case-ontwerp economisch niet meer haalbaar is. De variabiliteit op technologieparameters zal de snelheid die we winnen door schaalverkleining doen verbleken. Variabiliteit zorgt er immers voor dat de Gauss-curve die de statistische verdeling van de transistorsnelheid voorstelt, veel breder wordt. Ontwerpen volgens een 3-sigma-norm zou betekenen dat veel transistoren de specs niet meer halen en in de vuilbak belanden.

Meer nog, de modellen die de variatie tot op systeemniveau laten doorsijpelen, laten ons zien dat die Gauss-curve ook verschuift en eigenlijk geen Gauss-curve meer is. Terwijl ik voor een nominaal circuit een mooie Gauss-kromme verwacht verdeeld rond een gewenste klokfrequentie van bijvoorbeeld 200 MHz, zal het circuit in werkelijkheid een verdeling vertonen rond bijvoorbeeld maar 180 MHz. Je moet dus al veel strikter ontwerpen dan je spec voorschrijft. De oplossing ligt in het aanvaarden dat ons circuit een deel minder goede transistoren heeft, de werking ervan op circuitniveau meten en overeenkomstige parameters wijzigen op circuit- en systeemniveau. De toekomst is aan actual case-ontwerp. We zullen chips op circuit- en architectuurniveau van meet- en regelcircuits moeten voorzien om de tragere transistors te kunnen bijsturen tijdens de werking van het circuit.

Maar ook dit zal niet volstaan. Binnenkort zullen we wel kunnen inspelen op de variabiliteit van transistoren binnen een circuit, maar de werking van elke transistor zal ook door ouderdom, temperatuur of stress in de tijd variëren. Dat is geen nieuw gegeven, maar waar een transistor van huidige generatie het typisch meer dan tien jaar uithoudt vooraleer hij faalt, verwachten we voor volgende generaties dat die periode minder dan één jaar kan worden. Een enkele houdt het misschien maar enkele uren uit. We moeten dus ook rekening houden met levensduurverwachtingen en daar iets aan doen. Een transistor die tijdens de werking van een circuit onderhevig blijkt aan stress eventjes met rust laten en zichzelf laten herstellen. Een andere transistor kan het tijdelijk van hem overnemen. Dat klinkt bijna menselijk. Dus zullen we dezelfde modelleringen, wat-als-analyses, at-runtime-metingen en correcties moeten herhalen, willen we het probleem van betrouwbaarheid en falen onder controle te krijgen.

Voor toekomstige technologiegeneraties is het dus uitkijken naar een tweede huwelijk tussen technologie en ontwerp, die jarenlang elk hun eigen weg zijn gegaan. Procestechnologen zullen ons aangeven met welke variaties we moeten leven, modellen en wat-als-analyses zullen de ontwerpers leren wat de chipopbrengst is, en at run-time zullen we daarop moeten inspelen. We moeten er alles aan doen om een tweede wat-als-analyse te vermijden, namelijk wat als onze oplossingen niet op tijd komen? De tijd dringt.