11 February 2008

RF Engines introduceert zijn Vector Rotation/Translation IP-kern, die een subset van de traditionele Cordic-algoritmes voor logaritmische, hyperbolische en trigonometrische functies aanbiedt. Terwijl typische Cordic-implementaties veel logicacomponenten van een FPGA vereisen, is het ontwerp van RFEL geoptimaliseerd voor een efficiënter gebruik van de aanwezige hulpbronnen. Op een Xilinx 5-FPGA gebruikt de RFEL Cordic-implementatie volgens de producent slechts 16 procent DSP48-slices van een conventioneel Cordic-ontwerp. RF Engines maakt een geparametriseerd Matlab-model in P-code beschikbaar voor de nieuwe IP-kern. Deze is geschikt voor elke FPGA die vermenigvuldigers en blokgeheugen ondersteunt.