Synopsys introduceert Synphony High Level Synthesis (HLS), een tool die RTL genereert uit modellen geschreven in de M-programmeertaal van Matlab. Daarmee zijn Matlab en Simulink te gebruiken voor modelgebaseerde synthese. De tool genereert geoptimaliseerde RTL voor zowel Asic- als FPGA-implementaties, architectuuronderzoek en voor snelle prototyping. Bovendien genereert Synphony HLS C-modellen voor systeemvalidatie en de vroege softwareontwikkeling. Het ontwerp- en verificatietraject van met name communicatie- en multimediatoepassingen kan daarmee aanzienlijk worden versneld ten opzichte van traditionele RTL-flows. Normaal gesproken worden algoritmes die zijn ontwikkeld in Matlab/Simulink handmatig gecodeerd in RTL, een tijdrovende en foutgevoelige klus.
Synphony HLS integreert met Synopsys‘ Design Compiler, Synplify Premier, Confirma, VCS, System Studio en Innovator. Op het moment rolt Synopsis de technologie uit naar een beperkt aantal partners. Later dit jaar moet de tool algemeen beschikbaar komen.