Paul van Gerven
30 January 2015

Solution-processed poly-Si TFTs fabricated at a maximum temperature of 150 ºC

Al meer dan zestig jaar wordt op de International Electron Devices Meeting het neusje van de zalm gepresenteerd in halfgeleidertechnologie. De laatste editie was afgelopen december in San Francisco. Bits&Chips vroeg alle onderzoekers uit de Benelux die deze keer door de strenge ballotage zijn gekomen om (een selectie van) hun werk samen te vatten.

Transistoren ‘printen’ op bijna alles

M. Trifunovic, J. Zhang, M. van der Zwan en R. Ishihara (TU Delft)

Geprinte dunnefilmtransistoren (tft’s) presteren doorgaans niet al te best: ladingsdragers bewegen zich er slechts half zo gemakkelijk doorheen als de beste conventionele exemplaren. Bovendien was het tot nu toe niet mogelijk om met één en hetzelfde materiaal een cmos-circuit te printen. Dat is slecht nieuws voor het internet of things, want daarvoor zijn biljoenen sensoren en andere goedkope elektronica nodig. Ook oprolbare displays komen zonder goedkope maar goede geprinte ic’s natuurlijk geen stap dichterbij.

Onderzoekers van de TU Delft hebben daar iets op bedacht. Zij hebben een kosteneffectief productieproces ontwikkeld om silicium uit de vloeistoffase te deponeren en er vervolgens superieure tft’s mee te maken. Het procedé is toepasbaar op grote oppervlakken en op een keur van substraten, dat laatste omdat de temperatuur nooit boven de 150 graden Celsius hoeft te komen. Daarom is zelfs papier een optie.

 advertorial 

The waves of Agile

Derk-Jan de Grood created a rich source of knowledge for Agile coaches and leaders. With practical tips to create a learning organization that delivers quality solutions with business value. Order The waves of Agile here.

tfts on paper

Het Delftse proces leunt op cyclopentasilaan (CPS), een oplosbare siliciumverbinding die met een warmtebehandeling kan worden omgezet in ‘echt’ silicium. CPS is eerder gebruikt om ‘silicium te printen’, maar als gezegd, is een fikse warmtebehandeling daarbij onontkoombaar.

De Delftenaren coatten daarom een substraat met een dunne laag CPS en polymeriseerden het tot polysilaan. Met laserpulsen fabriceerden zij vervolgens op de gewenste plekken geleidende kanalen. De laserenergie vervult daarbij een dubbelrol: het annealt het polysilaan tot silicium én herkristalliseert de halfgeleider, zodat deze vanuit elektronisch perspectief van hoge kwaliteit is. Dat verklaart waarom tft’s die daarna rondom de kanalen worden gebouwd zo uitstekend presteren.

Variabiliteit van laagfrequente ruis beter begrepen

A physics-based RTN variability model for MOSFETs

M. Banaszeski da Silva, H. Tuinhout, A. Zegers-van Duijnhoven en A. Scholten (NXP)

G. Wirth (UFRGS, Brazilië)

Ic-ontwerpers moeten rekening houden met een keur aan variaties en toleranties die opspelen in hun circuits. Een daarvan is laagfrequente ruis (LF-ruis, in jargon 1/f-ruis), die voor met name analoge en rf-systemen met hoge precisie altijd al een belangrijk ontwerpcriterium is geweest. Dit in tegenstelling tot digitale (cmos-)schakelingen, waarbij LF-ruis in het algemeen van geen belang was.

Recentelijk is echter gebleken dat in de meest geavanceerde cmos-generaties LF-ruis ook de functionaliteit van digitale circuits en srams kan begrenzen. In de onderhavige gevallen wordt de LF-ruis dan meestal waargenomen in de vorm van discrete stappen in de stroom, doorgaans aangeduid als random telegraph noise (RTN).

NXP Figuur 1
Figuur 1: Typische verzameling van LF-ruispectra gemeten aan een populatie van 282 nmos-transistoren op één plak. Hoewel het gedrag op het oog ‘1/f-achtig’ is, valt op dat ieder spectrum duidelijke hobbels (Lorentzianen) vertoont die veroorzaakt worden door random telegraph signals.

Uitgebreide statistische metingen en analyses laten zien dat de variabiliteit van LF-ruis op één enkele siliciumplak vele ordes van grootte kan bedragen (Figuur 1). De variabiliteit van de LF-ruisvermogensdichtheid is veel kleiner bij grote transistoren dan bij kleine. De waargenomen oppervlakteschaling van de ruisspreiding bleek echter niet overeen te komen met de gangbare theorie, namelijk dat deze schaalt met 1/√(transistoroppervlak). De NXP-onderzoekers stelden daarom een nieuw model op, dat wel met de waarneming strookt.

De basis voor het model is de vaststelling dat individuele LF-ruisspectra van kleinere componenten eigenlijk altijd worden gedomineerd door zogenaamde Lorentzianen. Dit zijn de karakteristieke afwijkingen van de 1/f-relatie, die horen bij het optreden van RTN veroorzaakt door invangcentra (traps). In de IEDM-bijdrage laat NXP theoretisch en experimenteel zien dat wanneer 1/f-ruisspectra worden beschreven als sommaties van stochastisch variërende RT-signalen, de waargenomen lognormale verdeling van de variabiliteit van de spectrale vermogensdichtheid begrepen kan worden. Vervolgens leiden zij af dat de oppervlakteschaling van de variabiliteit overeenkomt met het waargenomen gedrag.

Ten slotte verfijnden de NXP-onderzoekers hun nieuwe model met behulp van tweedimensionale devicesimulaties, waarmee zij het verband aantoonden tussen de grootte van de ruisvariabiliteit, de microscopische architectuur van de transistoren, en de transistorinstellingen. Getest op NXP’s belangrijkste hedendaagse technologieën geeft dit model nu een realistische beschrijving van de ruisvariabiliteit voor zowel grote als kleine transistoren.

Hyperspectrale beeldvorming met maar één chip

A CMOS-compatible, integrated approach to hyper- and multispectral imaging

A. Lambrechts, P. Gonzalez, B. Geelen, P. Soussan, K. Tack en M. Jayapala (Imec)

Hyperspectrale camera’s zijn typisch heel duur en complex en worden gemaakt door vele discrete componenten (zoals lenzen) samen te brengen. Een precieze uitlijning is nodig tijdens de assemblage van het systeem en een goede ijking voor het gebruik. Niet direct de ingrediënten voor een wijdverspreide technologie.

Imec hyperspectral

Daar willen Andy Lambrechts en zijn collega’s verandering in brengen. Ze ontwikkelden een sensorconcept waarbij spectrale filters worden aangebracht boven op een standaard cmos-sensor, tijdens het productieproces (dus op het niveau van de siliciumschijf). Het voordeel van deze aanpak is dat gemakkelijk heel compacte hyper- en multispectrale beeldsensoren zijn te maken in grote aantallen. Dit laatste betekent dat de prijs aanzienlijk naar beneden gaat.

Het sensorconcept kan eenvoudig voor elke applicatie worden aangepast: de pixellay-out, de bandbreedte per filter, het spectrale bereik, enzovoorts. Om de mogelijkheden van de technologie te demonstreren, maakten de Imec-onderzoekers drie sensortypes voor verschillende toepassingen. Het gaat om een lijnscanner en twee snapshotsensoren.

Wat met de betrouwbaarheid van post-silicium-transistoren?

BTI reliability of advanced gate stacks for beyond-silicon devices: challenges and opportunities

G. Groeseneken, J. Franco, M. Cho, B. Kaczer, M. Toledano-Luque, P. Roussel, T. Kauerauf, A. Alian, J. Mitard, H. Arimura, D. Lin, N. Waldron, S. Sioncke, L. Witters, H. Mertens, L.-Å. Ragnarsson, M. Heyns, N. Collaert, A. Thean en A. Steegen (Imec)

Naarmate de chipindustrie evolueert naar kleinere transistoren en nieuwe materialen (post-silicium), treden meer en meer betrouwbaarheidsproblemen op. Vaak ligt de focus bij de zoektocht naar nieuwe halfgeleidermaterialen vooral op het behalen van hoge mobiliteiten en drivestroom, maar wordt de betrouwbaarheid over het hoofd gezien. Dit kan leiden tot materiaalkeuzes die weliswaar goede performance, maar onvoldoende betrouwbaarheid garanderen.

Een van de meest kritieke betrouwbaarheidsproblemen in de meest geavanceerde chipgeneraties is bias temperature instability (BTI), een tijdsafhankelijke degradatie van de transistorkarakteristieken onder invloed van spanning en temperatuur. Hoe meer en vooral ook hoe vroeger inzicht kan worden verworven in de BTI-betrouwbaarheid bij deze nieuwe materialen, hoe doordachter de beslissingen zullen zijn bij het ontwerpen van nieuwe transistorarchitecturen en -structuren.

Imec BTI

Dat is ook de overtuiging van Guido Groeseneken en zijn collega’s. Zij gingen daarom op zoek naar het mechanisme achter BTI, meer bepaald voor ultrakleine mosfets gebaseerd op silicium, siliciumgermanium, germanium en InGaAs halfgeleiders. Ook stelden ze snelle methodes op om die betrouwbaarheid te evalueren en ontwikkelden ze een raamwerkmodel op basis waarvan de betrouwbaarheid van nieuwe gatestacks kan worden voorspeld. Hiermee kunnen onderzoekers op een vrij eenvoudige en snelle manier verschillende gatestacks analyseren, benchmarken en screenen en zodoende de ideale transistorpoort ontwerpen, die een goede mobiliteit en stuurstroom combineert met een goede bestendigheid tegen BTI.

Het model is gebaseerd op carrier-defect-(ont)koppeling tussen de ladingsdragers in het inversiekanaal van de transistor en de defecten in het oxide boven op het kanaal. De veldversnellingsfactor  kan worden gebruikt als een handige maatstaf voor deze defect-energieontkoppeling. Een hogere  staat dan voor een betere bestendigheid tegen BTI. Groeseneken en zijn team hopen dat onderzoeksteams wereldwijd deze methodologie zullen gaan gebruiken om hun nieuwe gatestacks te benchmarken en op die manier de juiste keuzes te maken.

Welke tunnelfets zullen we in de toekomst gaan gebruiken?

Perspective of tunnel-FET for future low-power technology nodes

A. Verhulst, D. Verreck, Q. Smets, K.-H. Kao, M. Van de Put, R. Rooyackers, B. Sorée, A. Vandooren, K. De Meyer, G. Groeseneken, M. Heyns, A. Mocuta, N. Collaert en A. Thean (Imec)

Bij de huidige generatie transistoren gebeurt de injectie van elektronen vanuit de bronzone naar het kanaal via thermische injectie: de elektronen met de hoogste thermische energie slagen erin om vanuit de bronzone het kanaal te bereiken. Voor toekomstige chips denken onderzoekers aan transistoren die op een andere manier werken, namelijk waarbij de injectie van de elektronen in het kanaal gebeurt op basis van kwantummechanisch tunnelen.

Imec tunnelfet

De verwachtingen voor tunnelfets (tfet’s) zijn hoog. Ze beloven bijvoorbeeld een subthreshold swing kleiner dan 60 mV/dec, wat betekent dat ze bij lage voedingsspanningen kunnen werken. Zoals dat vaak gaat met nieuwe technologieën, is er voorlopig echter een groot verschil tussen de voorspellingen en de werkelijke resultaten met tfet’s.

Dat verschil wilden Anne Verhulst en haar collega’s maar al te graag wegwerken. Daartoe startten ze met simulaties om uiteindelijk tot de beste architectuur- en materiaalcombinaties te komen voor tfet’s. De basisarchitectuur voor een tfet is een p-i-n-diode met poort. De Imec-onderzoekers optimaliseerden deze architectuur en stelden tijdens IEDM twee varianten voor. Het zijn beide verticale architecturen met bodydiktes kleiner dan twintig nanometer. Deze geoptimaliseerde architecturen beloven een betere aandrijfstroom (Ion) en subthreshold swing. Ze zijn gebaseerd op samengestelde halfgeleiders zoals InGaAs en GaAsSb die een efficiënte tunneling toelaten en zo tot betere resultaten zouden moeten leiden.